Obsah

N-AP 16

Zadání

Jednoprocesorové počítače, počítače s menším počtem procesorů, masivně paralelní počítače; distribuované systémy. Sdílená, distribuovaná a distribuovaná sdílená paměť; další alternativy.

Modulární sestava počítače s jedním procesorem

Jednotlivé komponenty komunikují po sběrnici, což je standardizovaný způsob přenosu informace mezi dvěma nebo více zařízeními.

Postup činnosti počítače

  1. procesor vyšle adresu paměťové buňky
  2. paměť vyšle její obsah
  3. procesor jej přečte a považuje za kód instrukce
  4. procesor dekóduje instrukci a hledá, co potřebuje k provedení
  5. pokud je nutno, požádá stejným způsobem o další hodnoty z paměti
  6. provede instrukci
  7. uloží výsledek

Fyzická struktura - žlutě chipset

Pipelining (proudové zpracování)

Překrývání instrukcí v různých fázích rozpracovanosti.

Pokud lze zpracování proudu hodnot rozdělit do několika fází, které jsou pro všechny hodnoty podobné a zvolíme sekce tak, aby zpracování v nich trvalo stejně dlouho:

Běžný rozklad instrukcí (pětiúrovňový pipelining):

  1. Instruction Fetch instrukce je načtena z paměti
  2. Instruction Decode instrukce je rozeznána (dekódována)
  3. Operand Fetch jsou připraveny operandy (načteny z registrů a/nebo paměti)
  4. Execute instrukce je provedena
  5. Writeback výsledky jsou zapsány zpět (do registrů a/nebo paměti)

Jednotlivé instukce jsou zpracovány paralelně, s posunem o jednu fázi pipeline.

Architektury mikroprocesorů

Dva základní přístupy, CISC a RISC (dále např. MISC, VLIW).

Complex Instruction Set Computer

Příklady:
PDP 11, VAX, IBM 370, Intel 80×86, Motorola 680×0,…
Princip:
Nedělej programem to, co může udělat hardware

Důvody existence

Všechny strojové instrukce, které jsou postupně načítané z operační paměti, jsou rozkládány na různě dlouhou sekvenci takzvaných mikroinstrukcí a činnost celého procesoru je řízena mikrořadičem doplněným většinou mikroprogramovou pamětí.

Reduced Instruction Set Computer

První RISC: CDC 6600 (Seymour Cray) – první pol. 60. let.

Podmínky vzniku

Charakteristika

Ideál první generace – jedna instrukce každý tik hodin, dnes více instrukcí za tik.

Superskalární procesory

Very Long Instruction Word (VLIW)

Architecture with Non-sequential Dynamic Execution Scheduling (ANDES)

Porovnání architektur RISC, CISC a VLIW

Paralelní počítače

Small-scale multiprocessing

Large-scale multiprocessing

Architektura

Architektura SIMD

Architektura MIMD

Programovací modely

Komunikační modely

Sdílená paměť
Předávání zpráv

Distribuované systémy

Paralelní / distribuované zpracování

Konkurentní výpočty (srovnání rychlosti a spolehlivosti meziprocesorové komunikace):

Distribuovaný systém je sestava nezávislých počítačů, které jsou z pohledu uživatele jednotným systémem.

Dva základní aspekty:

Paměť

Obecně

Organizace paměti:

Vlastnosti paměti:

Vyrovnávací paměť

Typy:

Sdílená paměť

Distribuovaná paměť

Distribuovaná sdílená paměť

Nonuniform memory access architecture (NUMA)

Cache-only memory access architecture (COMA)

Použitá literatura a weby

https://is.muni.cz/auth/el/1433/jaro2011/IA039/um/procesory2011.PDF https://is.muni.cz/auth/el/1433/jaro2011/IA039/um/parallel2011.PDF http://www.root.cz/clanky/architektury-mikroprocesoru/ http://www.root.cz/clanky/architektura-vliw-aneb-pokus-o-prekonani-problemu-architektur-cisc-a-risc/ http://kfe.fjfi.cvut.cz/~voltr/arch/jednoprocesory.pdf http://kfe.fjfi.cvut.cz/~voltr/arch/cpu.pdf https://computing.llnl.gov/tutorials/parallel_comp/ http://www1.osu.cz/~prochazka/ds/P2.pdf http://en.wikipedia.org/wiki/Cache-only_memory_architecture